PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-015675

(43) Date of publication of application: 19.01.1990

(51)Int.CI.

H01L 29/784 H01L 27/12

(21)Application number: 63-165512

(22)Date of filing:

01.07.1988

(71)Applicant: FUJITSU LTD

(72)Inventor: MATSUOKA HIDETATSU

SUKEGAWA KAZUO SHIRASAKI MASAHIRO


IWAI SO


IIZUKA JUNICHI TAKAO YOSHIHIRO

(54) FIELD EFFECT TRANSISTOR AND MANUFACTURE THEREOF

PURPOSE: To prevent a field effect transistor from decreasing in conductance even if it is micronized by a method wherein a channel region is formed into a shape that it is a triangle in

CONSTITUTION: A silicon island 16, composed of a source region 13, a drain region 14 and a channel region 15, is formed on an insulating film 12 formed on a semiconductor substrate 11, and a gate electrode 18 is formed on the channel region 15 through the intermediary of a gate oxide film 17. The channel region 15 is formed into a trigonal prism structure whose cross section is a triangle and which bridges the gap between the source region 13 and the drain region 14. The gate oxide film 17 is formed on two side faces of the channel region 15 of a trigonal prism. And, the gate electrode 18 is so formed on the gate oxide film 17 as to wrap two side faces of the channel region 15. Therefore, even if the channel region 15 is made small in plane dimension, a substantial channel width W can be made large enough, so that a field effect transistor can be prevented from decreasing in conductance even if it is micronized.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑩ 特許 出 題 公 開

◎ 公 開 特 許 公 報 (A) 平2-15675

®Int. Cl.⁵

識別記号

庁内整理番号

④公開 平成2年(1990)1月19日

H 01 L 29/784 27/12

7514-5F 8624-5F

H 01 L 29/78

311 H

審査請求 未請求 請求項の数 3 (全7頁)

②発明の名称 電界効果トランジスタ及びその製造方法

②特 顕 昭63-165512

20出 顧 昭63(1988)7月1日

⑩発 明 者 松 岡 秀 達 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発 明 者 助 川 和 雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑫発 明 者 白 崎 正 弘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

创出 瞑 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 井桁 貞一 外2名

最終頁に続く

明 細 書

1. 発明の名称

電界効果トランジスタ及びその製造方法

2. 特許請求の範囲

1. 相対するツース領域とドレイン領域間に チャネル領域が形成され、前記チャネル領域上に ゲート絶縁膜を介してゲート電極が形成された電 界効果トランジスタにおいて、前記チャネル領域 はほぼ三角柱形状をしており、前記ゲート電極が 前記チャネル領域の三角柱の関面上に前記ゲート 絶縁膜を介して形成されていることを特徴とする 電界効果トランジスタ。

2. 請求項1記載の電界効果トランジスタに おいて、三角柱形状のチャネル領域の底部の幅が、 この三角柱形状チャネル領域の一側面の幅よりも 短く形成されてなることを特徴とする電界効果ト ランジスタ

3. 絶縁層上のシリコン層にソース領域、ド

レイン領域及びチャネル領域を形成するため所定 形状のレジストを形成する工程と、

前記レジストをマスクとして異方性エッチング と等方性エッチングを行い、ソース領域、ドレイ ン領域及びほぼ三角性形状のチャネル領域を形成 する工程と、

国の電圧制御のため、前記チャネル領域上から ほぼ垂直にイオン注入して前記チャネル領域の三 角柱形状の2つの側面に不純物を添加する工程と、

前記チャネル領域の三角柱形状の2つの脳面に ゲート絶縁限を形成する工程と、

前記ゲート絶縁膜上にゲート電極を形成する工程と

を有することを特徴とする電界効果トランジス タの製造方法。

3. 死明の詳細な説明

[既要]

電界効果トランジスタ及びその製造方法に関し、

特開平2-15675(2)

微細化しても実質的にチャネル頑垠の癌を広く とることができる電界効果トランジスタ及びその 製造方法を提供することを目的とし、

相対するソース領域とドレイン領域間にチャネル領域が形成され、前記チャネル領域上にゲートを極が形成された電界効果トランジスタにおいて、前記チャネル領域はほぼ三角柱形状をしており、前記ゲート電極が前記チャネル領域の三角柱の関面上に前記ゲート絶縁膜を介して形成されるように構成する。

[産業上の利用分野]

本発明は電界効果トランジスタ及びその製造方法に関する。

近年、半導体装置はますます高集積化と高機能化が要求されている。半導体装置は多数の電界効果トランジスタから構成されているため、個々の電界効果トランジスタの微細化が求められている。しかし、電界効果トランジスタは半導体装置の基本素子であるためその性能を低下させることなく

[発明が解決しようとする課題]

[課題を解決するための手段]

上記目的は、相対するソース領域とドレイン 領域間にチャネル領域が形成され、前記チャネル領域とにゲート絶縁膜を介してゲート電極が形成さ

欧細化する必要がある.

[従来の技術】

従来の電界効果トランジスタにおいては、バルクのシリコン基板表面に形成されたものでも、絶縁限上に形成されたシリコン層に形成されたものでも、ソース領域とドレイン領域間の表面にチャネル領域が形成され、電流が流れるようになっている

例えば、SOI (Silicon On Insulator)形の電 界効果トランジスタは、第4回(a) に示すように、 半導体基板1上に形成された絶縁限2にソース領 域3、ドレイン領域4、チャネル領域5であるシ リコン島6が形成され、チャネル領域5上にはゲ ート酸化膜7を介してゲート電極8が形成されて

シリコン島6の厚さW'はチャネル領域4の幅Wに比べて遥かに小さいため、実際に電流が流れるチャネル領域4はほとんどシリコン島6の上面に限られていた。

れた電界効果トランジスタにおいて、前記チャネル領域はほぼ三角柱形状をしており、前記ゲート電極が前記チャネル領域の三角柱の間面上に前記ゲート絶縁膜を介して形成されていることを特徴とする電界効果トランジスタによって達成される。

特開平2-15675(3)

[作用]

本発明は以上のようにチャネル領域がほぼ三角 住形状をしており、前記ゲート電極が前記チャネ ル領域の三角柱の関面上に前記ゲート絶縁膜を介 して形成されているので、電流は三角柱の両側面 の領域で制御される。

[実施例]

本発明の一実施例による電界効果トランジスタ を第1図に示す。

本実施例はSOI形の電界効果トランジスタである。 第1回(a) に示すように半導体基板11上に形成された絶縁限12にソース領域13、ドレイン領域14、チャネル領域15であるシリコン島16が形成され、チャネル領域15上にはゲート酸化限17を介してゲート電極18が形成されている。

本実施例ではシリコン島16が比較的厚く形成され、チャネル領域15が断面がほぼ三角形の三角柱構造であり、ソース領域13とドレイン領域

14を構成しするように形成されている点に特徴がある。

なお、本発明明組書において「三角柱」とは、 断面が駐格に三角形の場合だけでなく、 断面がほ ぼ三角形の場合をも含むものである。 例えば、 「三角柱」の四面が平面でなく曲面の場合や、 「三角柱」の稜線が線でなく少し潰れて太くなっ

第1図(b) に示すように三角柱形状であるチャネル領域15の2つの側面上にゲート酸化膜17. が形成されている。ゲート電極18は、第1図(a) に示すようにゲート酸化膜17上にチャネル領域15の2つの側面を包むように形成されている。このため、電流は三角柱形状の2つの順面で制御され、チャネル領域15の実質的な幅Wは、側面の編を第1図(b) に示すようにW~とすると、

W = W " + W " = 2 W "

ている場合も含まれる。

となる。

また、上記のように三角柱の稜線が線でなく潰れる場合には、三角柱底面の幅を関面の幅W~よ

り短く形成し、稜線が大きく潰れた場合でも実質 的にチャネルとして働くのは関面のみとする粉と もできる。

次に本発明の一実施例による電界効果トランジスタの製造方法を第2回を用いて説明する。

まず、半導体基板11上に形成された絶縁膜1 2上に、シリコン層19を堆積してSOI構造を 形成する、例えば、シリコン基板11を熱酸化し て絶録膜12を形成し、絶録膜12上に多結晶シリコンを堆積した後、レーザ光を照射して溶解再結晶化させる。

このようにして形成されたSOI構造のシリコン層の19上に、ソース領域13とドレイン領域14とチャネル領域15を構成するシリコン島16を作るためのレジスト20のパターンを形成する(第2図(a)、(b))。例えば、電子線の直接描画によりレジスト20のパターンを形成する。レジスト20のパターン形状は第2図(a)に示すように「H」形状をしている。

次に、この「H」形のレジスト20をマスクとして、シリコン個19をエッチングし、シリコン 個19をエッチングし、シリコン島16を形成する。「H」形の縦棒の位置にソース領域13とドレイン領域14が形成され、「H」の積棒の位置にチャネル領域15が形成される(第2図(c)、(d))。チャネル領域15が三角性形状になるようなエッチングを行う。すなわち、第2図(d)に示すようにレジスト20の下までエッチングされ、断面が三角形形状になるようにす

特開平2-15675 (4)

ъ.

このような形状にするため、エッチングは異方性のみではなく、等方性エッチングと異方性エッチングが同時に行われる、いわゆるテーパエッチングであることが望ましい。例えば、ガスをSF6 (0.3 Torr, 200 scca)とし、マイクロ波入力を150Wでエッチングを行う。また、ほぼ三角柱形状ができるのであれば等方性エッチングでもよい。

なお、チャネル領域15を三角形形状にするようなエッチングを行うため、ソース領域13とドレイン領域146第2図(c) に示すように側面にテーパがついて台形形状になる。

次に、関ロ電圧を制卸するためにチャネル領域 15にイオン注入を行う(第2図(e)、(f))、 チャネル領域15が三角柱形状をしているため、 真上からの1回のイオン注入により、三角柱形状 の2つの関面に均等にイオン注入される。したが って、一様な関値電圧のチャネル領域15が実現 できる。また、斜め方向からのイオン注入のよう

次に、本発明の他の実施例による電界効果トランジスタを第3回に示す。

本実施例による電界効果トランジスタを設造するには、まず、エッチングにより穴22を形性エッチングと等方性エッチングを同時に行うのが望ましい。次に毎年間のためチャネル領域にイオン注入を行う。このの場合も1回のイオン注入でよい。次にチャネルの合も1回のイオン注入でよい。次にチャネルトでよりでは、ゲート酸化限27を形成する。続いてゲート電極28を形成した後、

次に、例えばHCI 酸化によりゲート酸化原17を形成した後に、多結晶シリコンを堆積して、チャングを行い、ゲート電極18を形成する、第2回(g)、(h))。次に、イオン注入を行い、日己致合的にソース領域13とドレイン領域14に不絶物を注入する。ゲート電極18によりチャネル領域15はマスクされているので、チャネル領域15に不絶物が注入されないようにするための特別のマスクは不要である。

その後、通常の方法により、保護膜を形成し、 この保護膜にコンタクトホールを形成し、アルミ ニウム配線を行って完成する。

このように本実施例の製造方法によれば、チャネル領域の断面がほぼ三角形形状をしているので、 関値電圧制御のためにチャネル領域にイオン注入 するのも1回で済ませることができる。

自己整合的にソース領域23とドレイン領域24 にイオン注入を行い、不純物を注入する。その後、 通常の方法により、保護膜を形成し、この保護膜 にコンタクトホールを形成し、アルミニウム配線 を行って完成する。

本実施例の電界効果トランジスタのチャネル領域 2 5 においても 電流は三角柱形状の 2 つの側面を流れ、チャネル領域 2 5 の実質的な 編 W は、側面の 4 の 2 倍となる。したがって、本実施例によっても、 微細化による電界効果トランジスタのコンダクタンスの低下を防ぐとともに、ショートチャネル効果の発生も防止することができる。

本発明は上記実施例に限らず種々の変形が可能 である。例えば、上記実施例ではチャネル領域は ひとつの三角柱から構成されていたが、複数の三 角柱によりチャネル領域を構成してもよい。

また、上記実施例ではゲート絶縁限として酸化 膜を利用したいわゆるMOS型としたが、窒化胶 等の他の絶縁限を用いてもよいことは当然である。

特閉平2-15675 (5)

[発明の効果]

以上の通り、本発明によれば、チャネル領域は断面がほぼ三角柱形状をしているため、敵細化しても実質的にチャネル領域の幅を広くとることができる。したがって、敵細化しても電界効果トランジスタのコンダクタンスの低下を防ぐとともに、ショートチャネル効果の発生も防止することができる。また、チャネル領域の断面がほぼ三角形形状をしているので、関面電圧制御のためにチャネル領域にイオン注入するのも1回で済ませることができる。

4. 図面の簡単な説明

新 1 図(a)、(b) は本発明の一実態例による電 界効果トランジスタの斜視図及びそのX − X′ 断 面図、

第2図(a)~(h)は同電界効果トランジスタの 製造方法の工程図、

第3図(a)、(b)は、本発明の他の一実施例に よる電界効果トランジスタの斜視図及びそのY- Y'断面团、

37.4 図(a)、(b)は、従来の電界効果トランジスタの斜視図及びそのスース。断面図である。


図において、

1 … 半導体 甚板、 2 … 絶縁膜、 3 … ソース領域、4 … ドレイン領域、 5 … チャネル領域、 6 … シリコン島、 7 … ゲート酸化原、 8 … ゲート電極、

11…半導体基板、12… 絶縁膜、13…ソース領域、14…ドレイン領域、15…チャネル領 . 域、16…シリコン島、17…ゲート酸化膜、1 8…ゲート電極、19…シリコン層、20…レジスト、

代理人 弁理士 井 桁 貞








本発明の一支施伊JのSOI形の電界切果トランジスタ

第1図

特開平2-15675 (6)







特開平2-15675 (7)

第1頁	ミの話	えき こうしょうしょう こうしょう こうしょう こうしょ しょうしょ こうしょ しょうしょ しゅうしゅう しゅうしゅう しゅうしゅう しゅうしゅう しゅうしゅう しゅうしゅう しゅうしゅう アンチャン アンチャン アンチャング しゅうしゅう アンチャン アンチャング アンチャング アンチャング アンチャング アンチャング しゅうしゅう しゅうしゅう しゅうしゅう アンチャング アンチャン アンチャング アンチャン アンダイ アンチャン アンチャン アンチャン アンダイ アンチャン アン・アン・アン・アン・アン アン・アン・アン・アン・アン アン・アン・アン アン・アン・アン・アン・アン・アン・アン・アン・アン・アン・アン・アン・アン・ア						
@発	明	者	岩	·井		宗	神奈川県川崎市中原区上小田中1015番地	富士通株式会社
•							内	
何発	明	春	飯	塚	潤	_	神奈川県川崎市中原区上小田中1015番地	富士通株式会社
0,0		-					内	
@発	明	者	鹰	尾	義	₹ <i>L</i> .	神奈川県川崎市中原区上小田中1015番地	富士通株式会社
970	,,	ت	,,,,,,				内	